Altium designer error on open project document by pathname

Вкладка Error Reporting диалогового окна Project Options для проекта Multi-board и проекта PCB

Обзор

Эта вкладка диалогового окна Project Options позволяет задавать уровни отчета возможных электрических и графических нарушений, которые могут быть найдены в исходных документах схемы при компиляции проекта. Когда проект скомпилирован, эти настройки, в сочетании с настройками на вкладке Connection Matrix, будут использоваться для проверки исходных документов на нарушения.

Найденные нарушения, которым задан уровень отчета Warning, Error или Fatal Error, будут отображены в качестве сообщений в панели Messages. Кроме того, если включено отображение на схеме ошибок и предупреждений компилятора (включено на странице Schematic — Compiler диалогового окна Preferences), под вызывающим нарушение объектом будет показана цветная волнистая линия.

Процесс компиляции включает в себя формирование списка цепей проекта. На самом деле, результатом процесса компиляции является унифицированная модель данных проекта. Внимательно проверьте и исправьте все ошибки перед формированием списка цепей.

При работе с проектом интегрированной библиотеки (*.LibPkg) вкладка Error Reporting является частью диалогового окна Options for Integrated Library – разновидности диалогового окна, о котором идет речь здесь. На этой вкладке приведены только те типы нарушений, которые имеют отношение к компиляции проектов этого типа.

Для получения подробной информации о возможных электрических и графических нарушениях, которые могут быть найдены в исходных документах в ходе компиляции проекта, обратитесь к Справочнику по нарушениям компиляции проекта.

Доступ

Это одна из множества вкладок, доступных при настройке проекта через диалоговое окно Project Options. Чтобы открыть это диалоговое окно:

• Выберите команду Project » Project Options в редакторе схем или плат.
• Щелкните ПКМ по названию проекта в панели Projects и выберите команду Project Options из контекстного меню.

Для проекта интегрированной библиотеки доступен только второй способ.

Параметры и элементы управления

Список нарушений

В этом списке представлены все возможные электрические и графические нарушения, которые могут существовать в исходных документах проекта. Сами нарушения сгруппированы в следующие категории:

• Violations Associated with Buses (Нарушения, связанные с шинами)
• Violations Associated with Components (Нарушения, связанные с компонентами)
• Violations Associated with Connections (Нарушения, связанные с соединениями)
• Violations Associated with Documents (Нарушения, связанные с документами)
• Violations Associated with Harnesses (Нарушения, связанные со жгутами)
• Violations Associated with Mated Parts (Нарушения, связанные с соединенными компонентами)
• Violations Associated with Nets (Нарушения, связанные с цепями)
• Violations Associated with Others (Нарушения, связанные с прочими аспектами)
• Violations Associated with Parameters (Нарушения, связанные с параметрами)

Для каждого типа нарушений представлены следующие поля:

• Violation Type Description (Описание типа нарушения) – краткое описание типа нарушения.
• Report Mode (Режим отчета) – используйте это поле для указания уровня критичности, связанного с нарушением проверки. Используйте выпадающее меню, чтобы выбрать один из следующих уровней отчета:

Контекстное меню

В контекстном меню доступны следующие команды:

• All Off (Отключить все) – задает значение No Report уровня отчета Report Mode для всех типов нарушений.
• All Warning (Задать все нарушения как предупреждения) – задает значение Warning уровня отчета Report Mode для всех типов нарушений.
• All Error (Задать все нарушения как ошибки) – задает значение Error уровня отчета Report Mode для всех типов нарушений.
• All Fatal (Задать все нарушения как критические ошибки) – задает значение Fatal Error уровня отчета Report Mode для всех типов нарушений.
• Selected Off (Отключить выделенные) – задает значение No Report уровня отчета Report Mode для выделенных типов нарушений.
• Selected To Warning (Задать выделенные нарушения как предупреждения) – задает значение Warning уровня отчета Report Mode для выделенных типов нарушений.
• Selected To Error (Задать выделенные нарушения как ошибки) – задает значение Error уровня отчета Report Mode для выделенных типов нарушений.
• Selected To Fatal (Задать выделенные нарушения как критические ошибки) – задает значение Fatal Error уровня отчета Report Mode для выделенных типов нарушений.
• Default (По умолчанию) – задает значение по умолчанию уровня отчета Report Mode для всех типов нарушений.

Множество типов нарушений можно выделить с помощью стандартных сочетаний (Ctrl+ЛКМ, Shift+ЛКМ).

Дополнительные параметры

• Report Suppressed Violations in Messages Panel (Сообщать о подавленных нарушениях в панели Messages) – включите этот параметр, чтобы отображать нарушения в панели Messages, даже если они были подавлены через эту вкладку.
• Set To Installation Defaults (Задать настройки по умолчанию) – нажмите для задания всем параметрам настроек по умолчанию.

Советы

• Используйте вкладку Project Options — Connection Matrix для определения уровней отчета, связанных с нарушениями соединений выводов, портов и входов в лист.
• В некоторых местах проекта, об электрических нарушениях которых вы знаете, нет необходимости сообщать о нарушениях. Для их подавления используйте директиву No ERC редактора схем в этих местах.
• Как правило, лучше сначала скомпилировать проект и проверить предупреждения согласно настройкам по умолчанию. Для тех нарушений, которые не являются проблемой для данного проекта, уровень отчета может быть изменен.
• Одной из важных настроек является Nets with only one pin (Цепи только с одним выводом). Ее можно использовать для поиска цепей только с одним узлом, где вывод соединен с портом или меткой цепи, но не соединен с другим выводом. По умолчанию для этого нарушения не задан отчет, но его можно изменить на предупреждение для обнаружения таких цепей.

We have collected for you the most relevant information on Altium Error On Open Project Document By Pathname, as well as possible solutions to this problem. Take a look at the links provided and find the solution that works. Other people have encountered Altium Error On Open Project Document By Pathname before you, so use the ready-made solutions.

https://www.altium.com/documentation/altium-designer/workspacemanager-dlg-projectpropertiesdialog-pagecontrol-main-errorreportingproject-options-error-reporting-ad

Sep 25, 2020 · Access. This is one of multiple tabs available when configuring the options for a project accessed from within the Project Options dialog.To access this dialog: Click Project » Project Options in the Schematic or PCB Editor.; Right-click on the Project entry in the Projects panel, then click Project Options from the context menu.

https://compartilhandodocumentos.blogspot.com/2019/10/error-on-open-project-document-by.html

Oct 11, 2019 · A melhor coleção sobre Error On Open Project Document By Pathname Altium. HЖ°б»›ng Dбє«n TбєЎo Project Mб»›i Trong Altium Desi.

Projects Altium Designer 21.0 User Manual Documentation

https://www.altium.com/documentation/altium-designer/workspacemanager-pnl-projectsprojects-ad

Jan 14, 2021 · Project Groups. In Altium Designer, you may open and edit multiple projects, and if desired, save the collective set projects as a Project Group (.DsnWrk).This may be of particular advantage when the set of projects are related or linked, such …

Projects Altium Designer 18.0 User Manual Documentation

https://electronics.stackexchange.com/questions/317127/altium-not-starting

I think it has something to do with too many tabs open. I managed to get it running by: right clicking the taskbar icon and starting a 2nd instance with no documents open. Kill with task manager the failing instance and leave open the new instance. close all the projects; close altium; start up altium again.

https://techdocs.altium.com/display/SCRT/WSM+API+Project+Interfaces

Project Interfaces. IProject Interface. Overview The IProject interface deals with an open project in Altium Designer. There are project and document variants, that is actually a project or document can be specified to have project or document variants (actual project / document variants do not exist) and on these document variants have component variants.

https://resources.altium.com/p/using-project-templates-pcb-design-development

In Altium Designer, creating project templates is simple and direct, and PCB templates can be created for the original component, sheets (sub-circuits), and full designs. Project templates, just like design files, may be maintained anywhere (locally, on a network server, …

Altium Error On Open Project Document By Pathname Fixes & Solutions

We are confident that the above descriptions of Altium Error On Open Project Document By Pathname and how to fix it will be useful to you. If you have another solution to Altium Error On Open Project Document By Pathname or some notes on the existing ways to solve it, then please drop us an email.

Источник

Русские Блоги

Типичные ошибки и решения в сборке Altium Designer

Тип ошибки

Fatal error : Серьезные ошибки;

Error :ошибка;

Warning :предостережение;

No Report : Нет отчета (т.е. нет ошибки).

[Error] Compiler Duplicate Component Designators C19 at 668,972 and 795,650

Метки компонентов повторяются, и здесь указаны метки и координаты компонентов.

Метка плавающей сети

Поместить знак игнорирования на значок

Compiler Floating Power Object GND

Элемент заземления с плавающей силой

Compiler Net AA10 has no driving source (Pin U11-A20,Pin U14-26)

Тип входа не подключен или отсутствует входной и выходной сигнал

Решение 3: при упаковке компонентов штифт electrical type Вариантов много, в общем выбирай passive Все в порядке

Чертеж схемы меньше, большая ошибка исчезнет

Compiler Extra Pin U31-1 in Normal of part U31A

Кажется, что пакет недоступен, перезагрузите пакет печатной платы

Compiler Extra Pin U31-8 (Inferred) in Normal of part U31A

Метод 1: Этот метод может иногда решить проблему.После попытки, обнаруживается, что пакет схемы может быть удален

Решение показано на рисунке

Проблема может быть решена, причина может заключаться в том, что упаковка не сделана хорошо, и упаковка может быть решена снова

Способ 2: включить Project (Техническое) Project Option (Технические параметры) Option Ярлык в Net Identifier Scope (Диапазон логотипа сети) Четыре варианта в столбце (Automatic 、 Hierarchical 、 Flat 、 Global) выбирать Global Элемент, а затем нажмите кнопку ОК.
Основная причина состоит в том, чтобы установить диапазон меток сети на глобальный диапазон (автор проверил его и преуспел в

Стержни трубки инкапсуляции повторяются, и это можно решить путем изменения последовательности ножек трубки

Compiler Extra Pin U31-33 (Inferred) in Normal of part U31B

Причины таких предупреждений :в AUDIO.SCH Все пакеты резисторов в файле недоступны.
Решение: да AUDIO.SCH Заменить все резисторы в файле

Compiler Unique Identifiers Errors: 1WR#R420071155725018684486W4BKBM found at 939,315 and718,316

Анализ причин: при создании нового Sch Эта проблема возникает при копировании файлов, схем проектирования всех компонентов с одной страницы на другую. Потому что, создать новый Sch После компиляции компоненты на скомпилированной странице unique identifiers Да, при создании нового SCH Файл и скопировать исходную принципиальную схему в этот недавно созданный sch Страница, то unique identifiers Атрибуты будут поддерживаться так, чтобы в разных Sch Страница будет выглядеть так же unique identifiers ， Altium Designer Импорт на более позднем этапе PCB Файл будет проверен unique identifiers Один на один и один unique identifiers Соответствующий двум компонентам, это приведет к импорту PCB Есть проблемы, такие как отсутствующие компоненты.

Решение: Unique ID Если происходит много повторений, SCH В интерфейсе Tools » Convert » Reset Component Unique IDs Можно решить эту проблему. ( Проверено AD Файл справки )

Compiler Component U4 TL082 has unused sub-part (3)

Это потому, что вы делите компонент на несколько частей, и в схеме используется только одна часть, поэтому появится это предупреждение. Но это не ошибка, это порождает PCB В то же время библиотека пакетов будет полностью импортирована. такие как lm324 Если бы только поставить PartA И последний PartB—D Если он не размещен, появится такое предупреждение. Там не будет такого предупреждения, добавляя другие части. Если вы заинтересованы, вы можете попробовать это.

Источник

Компиляция проекта в Altium

После того как схема создана полностью, как было показано в предыдущей статье, и сохранена. Следующим, концептуально новым для разработчиков схем на базе P-CAD, этапом является компиляция проекта. При реализации проекта печатной платы компиляция обычно выполняется перед передачей информации от принципиальной электрической схемы в файл платы.

Если в программе P-CAD после разработки схемы необходимо было выполнить проверку электрических правил (ERC) и затем сформировать список соединений (NetList), то в программе Altium Designer выполняется компиляция всего проекта, а затем информация проекта передаётся в файл платы выполнением одной команды. В связи с этим большую роль играет процесс компиляции, который выполняется для проектов всех типов, но в нашем случае будет рассмотрен только для наиболее часто применяемого проекта печатной платы.

Параметры проекта задаются на странице, которая вызывается командой Project > Project Options (при этом должен быть выбран необходимый проект или открыт один из его документов). Данная страница содержит несколько вкладок, на каждой из которых задаются определённые настройки (для проекта печатных плат таких вкладок 12, см. рис. 1). Для компиляции проекта, содержащего только схему, достаточно установить настройки двух вкладок Error Reporting и Connection Matrix; рассмотрим назначение каждой из этих вкладок.

Рис. 1. Предупреждения, связанные с шинами

Errorreporting– отчёт об ошибках. На данной вкладке представлен весь перечень нарушений, которые могут быть зафиксированы в проекте данного типа. Напротив каждого пункта указывается степень важности данного нарушения для разработчика, и могут быть выбраны следующие варианты:

Все типы нарушений на вкладке Error Reporting разбиты на группы, относящиеся к определённому типу объектов. Рассмотрим виды нарушений, варианты их отображения и рекомендуемые настройки.

Прежде чем рассмотреть нарушения разного типа, следует отметить, что на начальном этапе можно включить все виды нарушений, а затем, анализируя полученные ошибки, исключать те нарушения, которые не актуальны для текущего проекта. Чтобы установить уровень всех нарушений, Error следует нажать правой кнопкой мыши в любом месте окна и выбрать AllError(см. рис. 1).

1. ViolationsAssociatedwithBuses– предупреждения, связанные с шинами. Здесь и далее на рисунке показаны рекомендуемые настройки, а далее по тексту описаны особенности нарушения и синтаксис сообщения, которое будет отображаться при нарушении. Синтаксис нарушения показан в фигурных скобках. В первой группе нарушений описываются ошибки, связанные с реализацией шин (см. рис. 1):

2. ViolationsAssociatedwithComponents– предупреждения, связанные с компонентами (см. рис. 2):

Рис. 2. Предупреждения, связанные с компонентами

3. ViolationsAssociatedwithConfigurationConstrains– предупреждения, связанные с ограничениями конфигурации (см. рис. 3). Не описываются, т.к. относятся в большей степени к реализации проектов ПЛИС или совместных проектов плат и ПЛИС.

Рис. 3. Предупреждения, связанные с ограничениями конфигурации

4. Violations Associated with Documents – предупреждения, связанные с документами (см. рис. 4):

Рис. 4. Предупреждения, связанные с документами

5. ViolationsAssociatedwithHarnesses– предупреждения, связанные со жгутами (см. рис. 5). Не рассматриваются в данной статье. Если на схеме не используются жгуты, то все нарушения данной группы можно выключить из проверки.

Рис. 5. Предупреждения, связанные со жгутами

6. ViolationsAssociatedwithNets– предупреждения, связанные с цепями (см. рис. 6):

Рис. 6. Предупреждения, связанные с цепями

7. ViolationsAssociatedwithOthers, ViolationsAssociatedwithParameters– предупреждения, связанные с параметрами, и другие (см. рис. 7):

Рис. 7. Дополнительные правила

Многие из рассмотренных настроек могут изменяться для различных проектов, и большую роль здесь играет использование шин, жгутов, портов и других вспомогательных элементов.

Connection Matrix – матрица соединений (см. рис. 8). На второй вкладке параметров проекта показана матрица соединений, в которой по горизонтали и вертикали перечислены все возможные типы выводов, портов и выводов листа. Данная матрица задаёт уровень значимости подключений каждого типа. Например, по умолчанию на пересечении строки и столбца Input Port установлено значение Error, – это свидетельствует о том, что одна цепь не может содержать два и более входных порта, но для многих схем это является нормальным! Следовательно, в данной матрице необходимо описать пересечения всех типов.

Рис. 8. Матрица соединений

Настоящая статья написана по материалам справочного руководства Altium Designer, которое находится в папке Help директории установки программы. Для подробного знакомства с настройками компиляции проекта рекомендуется прочитать статью TR0142 Project Compiler Error Reference.pdf, находящуюся в папке документации Altium DesignerHelp.

После настройки параметров компиляции согласно установкам на рисунках 8 – 14 можно выполнять компиляцию проекта и его отладку (при наличии ошибок). Запустим компиляцию командой Project > Compile PCB Project. Результатом станет появление окна Messages с ошибками проекта. Если проект был выполнен в соответствии как говорилось в предыдущей статье, то в списке сообщений будет две ошибки и несколько десятков предупреждений (см. рис. 9).

Рис. 9. Список нарушений

После компиляции начинается один из наиболее сложных этапов работы с программой – отладка схемы. Необходимо добиться, чтобы в списке нарушений (Messages) не содержалось ни одной ошибки (Error и Fatal Error); наличие предупреждений некритично. Отладку рекомендуется выполнять поэтапно: сначала избавиться от одной ошибки, затем снова провести компиляцию и только после этого переходить к следующей ошибке.

Вернёмся к рассматриваемой схеме. Выполним двойной щелчок ЛКМ на первой ошибке. В результате на экране появится окно Compile Errors, в котором приведён текст данной ошибки (в нашем случае указана цепь А6, которая имеет только один вывод). Поскольку решение проблемы не очевидно, перейдём ко второй ошибке. При выделении второй ошибки сообщается, что существует некоторая цепь, содержащая только один вывод, откуда становится понятно, что на этой цепи не хватает метки (цепь входит в шину и при этом не имеет метку цепи). Выполним команду Place > Net Label и установим метку А6 на эту цепь. После проведения компиляции окно нарушений не будет содержать ошибок.

Теперь мы имеем проект, содержащий одну схему и готовый к передаче информации на печатную плату, о разработке которой будет рассказано в следующих статьях.

Источник

Error on open project document by pathname altium что делать

Источники питания электронной аппаратуры, импульсные и линейные регуляторы. Топологии AC-DC, DC-DC преобразователей (Forward, Flyback, Buck, Boost, Push-Pull, SEPIC, Cuk, Full-Bridge, Half-Bridge). Драйвера ключевых элементов, динамика, алгоритмы управления, защита. Синхронное выпрямление, коррекция коэффициента мощности (PFC)

Обратная Связь, Стабилизация, Регулирование, Компенсация

Организация обратных связей в цепях регулирования, выбор топологии, обеспечение стабильности, схемотехника, расчёт

Первичные и Вторичные Химические Источники Питания

Li-ion, Li-pol, литиевые, Ni-MH, Ni-Cd, свинцово-кислотные аккумуляторы. Солевые, щелочные (алкалиновые), литиевые первичные элементы. Применение, зарядные устройства, методы и алгоритмы заряда, условия эксплуатации. Системы бесперебойного и резервного питания

Высоковольтные выпрямители, умножители напряжения, делители напряжения, высоковольтная развязка, изоляция, электрическая прочность. Высоковольтная наносекундная импульсная техника

Электрические машины, Электропривод и Управление

Электропривод постоянного тока, асинхронный электропривод, шаговый электропривод, сервопривод. Синхронные, асинхронные, вентильные электродвигатели, генераторы

Технологии, теория и практика индукционного нагрева

Системы Охлаждения, Тепловой Расчет – Cooling Systems

Охлаждение компонентов, систем, корпусов, расчёт параметров охладителей

Моделирование и Анализ Силовых Устройств – Power Supply Simulation

Моделирование силовых устройств в популярных САПР, самостоятельных симуляторах и специализированных программах. Анализ устойчивости источников питания, непрерывные модели устройств, модели компонентов

Силовые полупроводниковые приборы (MOSFET, BJT, IGBT, SCR, GTO, диоды). Силовые трансформаторы, дроссели, фильтры (проектирование, экранирование, изготовление), конденсаторы, разъемы, электромеханические изделия, датчики, микросхемы для ИП. Электротехнические и изоляционные материалы.

Интерфейсы

Форумы по интерфейсам

все интерфейсы здесь

Поставщики компонентов для электроники

Поставщики всего остального

от транзисторов до проводов

Компоненты

Закачка тех. документации, обмен опытом, прочие вопросы.

Майнеры криптовалют и их разработка, BitCoin, LightCoin, Dash, Zcash, Эфир

Обсуждение Майнеров, их поставки и производства

наблюдается очень большой спрос на данные устройства.

Встречи и поздравления

Предложения встретиться, поздравления участников форума и обсуждение мест и поводов для встреч.

Ищу работу

Предлагаю работу

нужен постоянный работник, разовое предложение, совместные проекты, кто возьмется за работу, нужно сделать.

Куплю

микросхему; устройство; то, что предложишь ты 🙂

Продам

Объявления пользователей

Тренинги, семинары, анонсы и прочие события

Общение заказчиков и потребителей электронных разработок

Обсуждение проектов, исполнителей и конкурсов

Источник

Компиляция и верификация проекта_AD

Содержание

The Unified Data Model and Compiling the Design

A fundamental element of the software is the Unified Data Model (UDM). Data within the model can be accessed and manipulated by the various editors and services within the software including the schematic and the PCB. Rather than using a separate data store for each of the various design domains, the UDM is structured to accommodate all information from all aspects of the design, including the components and their connectivity.

The Unified Data Model makes all of the design data available to all of the editors and helps deliver sophisticated design features, like multi-channel design and variants.

This single, cohesive model that sits central to the design process is created as a result of dynamic design compilation. It means that the Unified Data Model is available from the moment a project is opened and should not require additional manual compilation – a true Dynamic Data Model (DDM). Therefore, the model is incrementally updated (compiled) after each user operation. You can freely place, wire, rearrange, rename, add, and delete content from your schematic design.

The design compilation process is managed by code outside of the schematic and PCB editors. There are a number of advantages to this approach, with the biggest being that the Unified Data Model of the design sits outside of the individual schematic and PCB editors. The UDM includes detailed descriptions of every component in the design and how they connect to each other.

The software manages the connective data across the schematic and the PCB.

The following locations and operations do not require any additional manual actions in terms of design compilation as compilation is dynamic:

So how do you interact with the Unified Data Model, for example, to trace a net through the design? You do that through the Navigator panel.

Examining the Connectivity in the Navigator Panel

If the design is large and spread over many sheets, it can become difficult to follow a net and verify the connectivity in the design by simply looking at the schematics. To help with this process, you can use the Navigator panel. The panel gives a view of the entire, validated design. The Navigator panel can be opened by clicking the Panels button at the bottom right of the design space then selecting Navigator.

Click on a net or bus in the Net / Bus section to jump to that net or bus, to expand the component to locate, or to jump to a pin.

Click on a component or net in the Navigator panel to locate that component or net and trace the connectivity through the design. Right-click to access display options.

As is explained in this document, when you think it is ready, you can then validate your design.

Schematic Validation and Configuring the Verification Options

To validate your design, choose the Validate PCB Project

command from the main Project menu.

command.» data-original=»https://www.altium.com/documentation/sites/default/files/wiki_attachments/303524/Validate_Project_AD21_8.png» src=»https://www.altium.com/documentation/sites/all/modules/custom/lazyload_custom/assets/placeholder-image.png» style=»width: 353px; height: 500px;» width=»353″ height=»500″ title=»Validate your design using the Validate PCB Project

command.»/>
Validate your design using the Validate PCB Project

The software checks for logical, electrical, and drafting errors between the Unified Data Model and project checking settings.

There are a large number of drafting and electrical checks that can be performed on the validated design. These are configured as part of the project options. Select the Project » Project Options command from the main menus to open the Project Options dialog (shortcut: C, O). The default settings will not suit every design and, therefore, it is important to become familiar with the options and how to configure them to suit your design.

Drafting Checks

During validation, common drafting and editing errors are checked in accordance with the settings on the Error Reporting tab of the Project Options dialog.

Configure the required error checks.

The error checks are organized in groups, for example, Violations Associated with Nets, Violations Associated with Components, etc. The groups are listed alphabetically in the dialog.

The Report Mode of each violation can be changed to one of four values by clicking on it and selecting the desired value in the drop-down.

Generally, it is better to first validate the design and examine the warnings with the default settings. For those warnings that are not an issue for the current design, the reporting level can be changed.

One option of interest is Nets with only one pin. This can be used to detect single node nets where a pin has been connected to a Port or Net Label but does not connect to another pin. This is set to No Report by default and can be changed to Warning to help detect broken nets.

Connectivity Checks

The electrical connectivity is checked in accordance with the settings on the Connection Matrix tab of the Project Options dialog.

The Connection Matrix defines which electrical conditions are allowed and which are not allowed.

The matrix provides a mechanism to establish connectivity rules between component pins and net identifiers, such as Ports and Sheet Entries. It defines the logical or electrical conditions that are to be reported as warnings or errors. For example, an output pin connected to another output pin would normally be regarded as an error condition, but two connected passive pins would not.

Verifying the Components

A key aspect of verifying the design is to be confident that the components are correct. Typically this is done as the components are saved to your connected Workspace, through a Component Rule Check performed by the Component Validator.

The Component Validator tests for an array of potential issues with the component and its defined models – both hardwired tests, as well as a range of violation types that can be user-defined at the global level. Any violations that are found are listed in the Messages panel.

The following hardwired validation checks all carry a report mode of Fatal Error :

User-definable violation checks that can be configured as part of global preferences, for use with the Component Validator.

Any of the hardwired tests that fail, or user-defined checks at a level of Error or above, will prevent saving of the component to the Workspace.

Interpreting Messages and Locating Errors

The Messages panel displays the warnings and errors detected in the project.

The Messages panel is command central for presenting violations. Things to be aware of include:

Resolving a Warning or Error

It is important to address each warning or error that is detected. The default error settings tend to be conservative since it is better for the software to err on the side of being cautious and let you decide if the testing boundaries can be relaxed. For example, your design may require IO pins to be connected to Input ports, requiring you to adjust the appropriate cell in the Connection Matrix tab. Another common error check to be changed is the Nets with no driving source, requiring you to disable that check in the Error Reporting tab.

There will be situations when you want to test the entire design for a certain condition, but you want to ignore a warning/error at a specific point in the circuit. For example, you might want to allow a net to be renamed at a specific location, but only in that location. This can be done by placing a No ERC directive at that location.

Using the No ERC Directive

When you need to allow a specific point in the circuit to not report an error, place a No ERC (Electrical Rules Check) directive on that point (Place » Directives » Generic No ERC) meaning do not flag a warning/error at this location. Set the No ERC symbol style and color to suit its role in the circuit in the No ERC mode of the Properties panel.

Place No ERC directives to suppress warnings or errors at a specific location.

Note that No ERC directives can be excluded from printouts, if required, by enabling the relevant option(s) in the Print dialog.

No ERC directives can be excluded from schematic printouts by configuring related options in the Print dialog.

To access the Print dialog, the UI.Unification.PrintPreviewDialog option in the Advanced Settings dialog must be enabled. This option is enabled by default. The Advanced Settings dialog is accessed by clicking the Advanced button on the System – General page of the Preferences dialog. If any changes are made in the Advanced Settings dialog, the software must be restarted in order for the changes to take effect.

When the UI.Unification.PrintPreviewDialog option is disabled, print settings (including those related to No ERC directives) are configured in the Schematic Print Properties dialog.

You can place a Specific No ERC directive directly at the error location from the Messages panel (right-click then choose Place Specific No ERC for this violation as shown in the images below) or at the violation.

The right-click command makes it easy to place a specific No ERC directive directly at the error location, either from the Messages panel or at the violation.

More about Violations

The software can test for a large number of potential error conditions. Information about each error check can be found using the links below.

Источник

Тип ошибки

        Fatal error: Серьезные ошибки;

        Error:ошибка;

        Warning:предостережение;

        No Report: Нет отчета (т.е. нет ошибки).

[Error]   Compiler      Duplicate Component Designators C19 at 668,972 and 795,650

Метки компонентов повторяются, и здесь указаны метки и координаты компонентов.

Метка плавающей сети

Метка сети еще не размещена(Он должен быть подключен к проводу или контакту).  При размещении сетевых меток,Когда курсор привязывается к проводу,Красная метка линии звезды отображается на курсоре,Нажмите, чтобы разместить.

Поместить знак игнорирования на значок

Compiler      Floating Power Object GND

Элемент заземления с плавающей силой

Причины таких предупреждений:вPOWER.SCHPower label в файлеGlobal Power-Object 3.3VИ портportПовторить определение.
Решение: да POWER.SCHУдалите избыточную метку питания из файлаGlobal Power-Object 3.3V。

Compiler      Net AA10 has no driving source (Pin U11-A20,Pin U14-26)

Тип входа не подключен или отсутствует входной и выходной сигнал

Решение 1. Пин, соответствующий компоненту, который вы используете, является входным, вы можете изменить атрибут штыря соответствующего компонента на схематической диаграмме, чтобы решить его.
Решение 2: Вprotelв,Программное обеспечение проверит, подключен ли ваш входной контакт,Преимущество этого состоит в том, чтобы напомнить человеку, который рисует, что входной контакт плавает.,мы знаем,В цепи системы,Большинство входных контактов не могут плаватьиз.Поэтому рекомендуется, чтобы человек, который рисует изображение, как можно больше добавил атрибут булавки компонента при создании библиотеки принципов.,Таким образом, вы можете предотвратить ошибки.Если есть входной контакт, который нужно оставить открытым,Вы можете добавить игнорировать вышеERCэкзамен.При компиляции такого предупреждения нет!

Решение 3: при упаковке компонентов штифтelectrical typeВариантов много, в общем выбирайpassiveВсе в порядке

Compiler      Off sheet Pin -3 at 1594,608  

Чертеж схемы меньше, большая ошибка исчезнет

Compiler      Extra Pin U31-1 in Normal of part U31A   

Кажется, что пакет недоступен, перезагрузите пакет печатной платы

Compiler      Extra Pin U31-8 (Inferred) in Normal of part U31A

Метод 1: Этот метод может иногда решить проблему.После попытки, обнаруживается, что пакет схемы может быть удален

Решение показано на рисунке

Проблема может быть решена, причина может заключаться в том, что упаковка не сделана хорошо, и упаковка может быть решена снова

Способ 2:включитьProject(Техническое) Project Option(Технические параметры) OptionЯрлык вNet Identifier Scope(Диапазон логотипа сети) Четыре варианта в столбце(Automatic、Hierarchical、Flat、Global)выбиратьGlobalЭлемент, а затем нажмите кнопку ОК.
Основная причина состоит в том, чтобы установить диапазон меток сети на глобальный диапазон (автор проверил его и преуспел в ~~)

Стержни трубки инкапсуляции повторяются, и это можно решить путем изменения последовательности ножек трубки

Compiler Extra Pin U31-33 (Inferred) in Normal of part U31B 

Причины таких предупреждений:в AUDIO.SCHВсе пакеты резисторов в файле недоступны.
Решение: да AUDIO.SCHЗаменить все резисторы в файле

Compiler Unique Identifiers Errors: 1WR#R420071155725018684486W4BKBM found at 939,315 and718,316  

Анализ причин: при создании новогоSchЭта проблема возникает при копировании файлов, схем проектирования всех компонентов с одной страницы на другую. Потому что, создать новыйSchПосле компиляции компоненты на скомпилированной страницеunique identifiersДа, при создании новогоSCHФайл и скопировать исходную принципиальную схему в этот недавно созданныйschСтраница, тоunique identifiersАтрибуты будут поддерживаться так, чтобы в разныхSchСтраница будет выглядеть так жеunique identifiers，Altium Designer Импорт на более позднем этапеPCBФайл будет проверенunique identifiersОдин на один и одинunique identifiersСоответствующий двум компонентам, это приведет к импортуPCBЕсть проблемы, такие как отсутствующие компоненты.

Решение:Unique IDЕсли происходит много повторений,SCHВ интерфейсеTools » Convert » Reset Component Unique IDsМожно решить эту проблему.(ПровереноADФайл справки)

Compiler Component U4 TL082 has unused sub-part (3)

Это потому, что вы делите компонент на несколько частей, и в схеме используется только одна часть, поэтому появится это предупреждение. Но это не ошибка, это порождаетPCBВ то же время библиотека пакетов будет полностью импортирована. такие какlm324Если бы только поставитьPartAИ последнийPartB—DЕсли он не размещен, появится такое предупреждение.Там не будет такого предупреждения, добавляя другие части. Если вы заинтересованы, вы можете попробовать это.